創新晶體管效能進步 3C產品受益多

　【記者劉芸先綜合報導】香港科技大學電子及計算機工程系教授劉紀美，帶領團隊研發「高速省電複合晶體管」，此研發可應用於智慧型手機、平板電腦等3C產品，使中央處理器（Central Processing Unit, CPU）內的積體電路（Integrated Circuit, IC）較傳統元件效能高三倍、開關切換速度快五倍，甚至可望節省九成的電力。此技術近日獲得日本應用物理學會頒發JSAP優秀論文獎。

　現行的積體電路半導體材料分為兩類：一類為矽基底半導體，傳遞訊息速度較慢、不發光，但價格較低廉；二為高分子複合半導體（高速電子遷移率材料），以超高速傳遞訊息、能發光但價格高昂。科研界長期試圖將此二半導體各取其優點，合而為一，但卻苦無進展。「兩類半導體過往無法整合製作在一起，就像樂高積木因為尺寸不匹配，大塊積木無法嵌入小塊積木一樣。」台灣大學電機工程系教授陳良基說。

　劉紀美表示，「高速省電複合晶體管」突破過往的積體電路材料，利用不同的壓力與溫度，在此二半導體中嵌入多層緩衝層，將高速電子遷移率材料成功沉積至矽基底上，讓兩者整合成相同的微晶片。新研發開關切換速度快五倍，減少電力流失。另外嵌入的高速電子遷移率材料，大幅提高傳遞訊息速度，使積體電路運作更流暢。綜觀「高速省電複合晶體管」研發成果，能節省九成電力，並提高積體電路三倍效能。

　陳良基認為，此研發未來上市的可行性高，但仍須克服實際晶體良率低、漏電流高，與n型半導體載子速度快，但p型半導體載子速度慢等問題。他認為，實際上，可能無法達到省電九成。對此，劉紀美回應，目前研究已克服n型半導體載子速度較快的問題，但p型半導體載子速度問題，確是未來研發努力的方向。

　劉紀美提及，團隊未來希望研究如何利用光子當訊息載體，在矽基底上發展「光學集成電路」，若成功將大幅提高訊息傳遞的速度與穩定度。

小知識：
　良率：實際產出的產品中，扣除不良品後，良品所佔的比例。
　載子：能夠搭載電流的導電電子或導電空位（稱電洞）。