檢測晶片新軟體 高準度低耗時

　【記者陳奕如綜合報導】「2014國際積體電路電腦輔助設計軟體製作競賽」1日得獎名單出爐，台灣大學電機工程所學生林佳鴻設計的「VCD File Checker for Design State Protocol」檢測程式，可全自動檢測晶片「模擬電路」的波型圖，大幅縮減人工驗證的時間，因此得到平台開發組特優獎。

　模擬電路是用來描述晶片各種可能的運作行為，模擬電路會計算出由二進位組成的波形圖，而此檢測程式會比對波型圖是否符合預期。以往比對波型圖皆需人工檢測，費時費力。評審張立奇表示，這個程式可以為晶片設計的驗證過程的準確性提高且更有效率，「一般中型的硬體電路設計必須花上二至三天的時間檢驗，利用此測驗程式可縮短至一至二個小時。」

　回憶第一次學習寫硬體語言，林佳鴻表示，當時教授教得並不詳盡，事後仍需耗費時間檢驗，同學們紛紛提出檢測工具的需求，業界目前也少有人發明晶片輔助軟體，使他產生發明動機。

　由於檢測程式目前速度不快，且記憶體容量不夠，林佳鴻希望未來能結合業界技術，讓檢測程式可以容納更大量的波型圖，增加單位記憶體使用效能，提高在市面發行的機會。